快捷搜索:

您的位置:环球彩票登陆 > 技术文章 > 晶体管沟道材料的新选择,硅或被取代!澳门威

晶体管沟道材料的新选择,硅或被取代!澳门威

发布时间:2019-12-13 15:33编辑:技术文章浏览(186)

    IBM日前在《自然纳米技术》发布的研究报告称,结合化学方法,他们可以将单个的碳纳米管放置在他们想要放的特殊的沟道里。而且在构造碳纳米管场效应装置(CNTFET)时,能够达到每平方厘米10亿个纳米管的密度。

    晶体管微型化的方式已发生改变。晶体管主要由一系列组件构成:置于硅中心之上的推拉式提速材料,为防止渗漏增加的外部绝缘材料,还有变二维为三维的新几何体。为了延续摩尔定律,芯片制造商期待着晶体管结构发生里程碑式的变化。

    至于碳纳米管制成的芯片什么时候能够商用,没有人能够给出一个确切的时间。

    拜伟大的摩尔定律所赐,几十年来微芯片技术一次又一次地突破了工艺极限,现在英特尔的第三代Core i系列处理器已经用上了22纳米工艺,英特尔还认为到2020年这个数字还可以缩小到5纳米。但是到那时,硅基芯片的物理极限就很可能成为不可逾越的障碍。因此,人们的唯一出路就是使用另一种技术来制造处理器。人们也一直在努力寻找能够替代当前硅芯片的物质,碳纳米管(CNT)就是主要的研究方向之一,而现在,IBM的研究人员现在已经将碳纳米管芯片技术向前推进了一大步。

    芯片制造商逐渐调整了这一基本策略,以便带来更大的变革:整体更换硅沟道。几种材料已成为逻辑电路所需两种晶体管的首选材料。正沟道场效应晶体管承载空穴通过沟道,对于这种晶体管,最主要的候选材料是锗,它在元素周期表中位于硅的正下方,电荷输送速度是硅的4倍。负沟道场效应晶体管取决于电子的运动,工程师们考虑混合周期表第III和V族元素。最有潜力的是铟砷化镓,其电子迁移率每伏秒约1万平方厘米,是硅的6倍以上。

    Christian Lau,是MIT的硕士研究生,负责大部分芯片的制造工作。

    作者: Stephen Shankland

    与此同时,尺寸并不是唯一的问题。替代性材料还必须能够形成有记载的各种结构。这可能是指FinFET。但芯片产业可能会朝不同的方向发展,比如纳米线,通过纳米线就能利用环绕栅极全面控制沟道。这很可能首先通过硅沟道实现。

    在接受Nature杂志采访时,上海交通大学的孙亚男教授表示,“这项工作向前迈出了一大步,更接近于商用芯片。”

    文章编译自:CNET IBM brings carbon nanotube-based computers a step closer

    不过,他相信硅的时代就要结束。“我敢肯定,我们的子孙不会再使用硅了。”他说,“世界很大,肯定还有更好的材料。”

    另外一个问题是,制作电子元器件需要将纳米管放置在极其精确的位置上。科学家们现在还没有掌握让它们在特定位置生长的方法。因此不得不分别制作,然后让它们沉淀在表面上。

    澳门威斯尼人app 1

    几十年来,提高微处理器速度的方法仅仅是晶体管微型化并在一个芯片上集成更多的晶体管。这有赖于一个基本原则:晶体管越小,运转速度更快,耗能更低。但在20世纪90年代末,这一规则被打破。随着芯片密度越来越大,功耗使得电路存在过热风险。

    澳门威斯尼人app 2


    他们盯上了晶体管核心结构载流子沟道,用锗替代这部分的硅,并混入III-V族化合物半导体。这些材料能够开辟速度更快、更省电的新一代晶体管,从而制造出电路更密集、速度更快、运转温度更低的芯片。

    6年前的团队再出手

    碳纳米管具有硅的半导体特性,而这种特性是它成为芯片晶体管的关键。当接通电流时它们有极好的传输电子的能力。但是芯片制造者必须找出一种可以大规模的非常精确地排列碳纳米管的方法,这样的电脑芯片才有可能走向实用阶段。

    虽然构成沟道的InGaAs材料质量远远高于底层的InP,但仍有很多缺陷,约为IMEC锗层的100倍,比曾在硅晶圆中发现的缺陷高100万倍左右。如此高的缺陷密度可能会使许多业内人士望而却步;缺陷量直接关系到产量和可靠性。

    这是一个绝技,而且是一个非常酷的绝技

    表面活性剂和NMPI产生互相吸引的化学反应,使碳纳米管结合到二氧化铪的沟道里。IBM的这个方法可以用来整齐的将纳米管放入狭窄的沟道网格里。

    但为了使替代性晶体管沟道真正投入使用,工程师们必须找到在符合行业标准的硅片上进行制造的途径。这也并非易事。替代半导体中的原子间距比硅中的大,这样晶体生长就会产生使设备无法运行的缺陷。

    电子器件中所用的硅晶体管正达到一个临界点,无法进行有效扩展以推动电子学的进步。而碳纳米管是一种潜在的可用于制造高效能器件的替代材料,又名巴基管,重量很轻,结构特殊——主要由呈六边形排列的碳原子构成数层到数十层的同轴圆管。目前碳纳米管已经表现出优异的力学和电学性能,但其自身的缺陷和可变性,限制了这些微型碳原子圆柱体在大规模系统中的应用。

    碳纳米管是一种非常小的管状六边形结构碳原子。IBM日前宣布,他们的一个八人研究团队已经找到一种能够准确地将它们放在电脑芯片上的方法。这种方法能比以前的方法排列的碳纳米管要密集100倍,是减少芯片制造成本最关键的一步,而且IBM已经制造出一块用1万个碳纳米管晶体管的芯片。

    文章来源:捷配电子市场网

    研究团队将该微处理器命名为“RV16X-NANO”,并在测试中成功执行了一个程序,生成信息:“你好,世界!我是RV16XNano,由碳纳米管制成。”

    图中的黑线就是被置入进沟道的碳纳米管,可以看见不是每个纳米管的位置都很精准。放置的越准确,碳纳米管被用作电脑芯片的半导体器件的可能性越大。

    人们通过添加微量的其他材料,使现代晶体管置于硅晶圆中。掺杂剂原子改变材料的电子特性,形成了晶体管的三个核心部分:发射并接受载流子的源极区和漏极区,以及两区之间的载流沟道。

    由此制造的元件被称作碳纳米管场效应晶体管,与金属氧化物半导体场效应管类似,它是构建下一代计算机的基本单元。

    澳门威斯尼人app 3

    在纯硅上形成纯锗是一个大的飞跃,所以IMEC首先开始研究硅与锗的混合物,然后尝试在硅锗混合物上生长一层纯锗。硅锗层有助于缓解原子间距不匹配的问题,减少锗缺陷量。但凯马克斯和他的同事们也意识到这种方法其实开辟了另一个途径。通过微调硅和锗的比例,可以压缩这种混合物上面的锗沟道,并略微改变原子间距。达到最佳比例时,理论上锗空穴迁移率可提高6倍。

    由此制造的芯片称为RV16X-NANO,使用RISC-V架构的32位长指令。存储器寻址限制为16位,功能单元包括指令获取、解码、寄存器、执行单元和写回存储器。

    IBM还建造了一个与碳纳米管连接的分离装置,这样它们的性能就可以被测量出来了。

    同时,芯片制造商设计了若干既能提高性能又不增加热量的新方法。早期的一种策略由英特尔于2002年提出,即在晶体管源极区和漏极区使用硅与锗的混合物。这一合金的原子间距与纯硅不同。由此形成的应力改变了硅沟道结晶性能,使电子或空穴流过设备的速度得到了提高。这样,迁移率的提高使得晶体开关速度更快,在给定电压下通过的电流更多、电路速度也更快。

    一直以来,人们都预测硅在芯片领域的主导地位可能会终结于碳纳米管之手。因为与传统晶体管相比,后者体积更小、传导性更强,还支持快速开关,性能和能耗表现都远远好于传统硅材料。但多年来,碳纳米管一直未能走上实际应用之路,原因之一是它的生长方式并不愿意“受人控制”;其二是杂质问题,只要存在少量金属性碳纳米管,就会损害整个处理器的性能。现在,尽管我们深知碳纳米管替代传统硅晶体管的日期仍需以10年为单位计算,但最重要的一步已经迈出,其给芯片领域带来的革命,指日可待。

    虽然碳晶体管的前景非常光明,但是也只是计算领域“后硅时代”的候选者之一。其它的选择还有:与碳纳米管很相近的石墨烯;把硅换成其它元素如铟,砷和镓;硅光子,用光来代替电子来传送信息;自旋电子;另外还有一些更科幻的可能,比如DNA计算和量子计算。而IBM并没有保证这项技术将在商业上可行,但是他们的论文中已经对此表示了乐观的态度,更重要的是,这个过程可以与目前的芯片制造技术的发展相结合。

    但是,用InP填充沟槽是有挑战性的。如果原子的顺序不正确,就会形成金属键,造成设备短路。如果沟槽底部完全平坦,这就不是问题。但表面高度往往发生原子级差异,这会形成台阶,从而改变上面的结晶体走向,形成极其易导电的铟-铟键和磷-磷键。凯马克斯说:“如果将这些材料用于电气应用,设备就会短路。”

    8月28日电,英国《自然》杂志28日发表了一项计算科学最新进展:美国麻省理工学院团队利用14000多个碳纳米管晶体管,制造出16位微处理器,并生成这样一条信息。其设计和制造方法克服了之前与碳纳米管相关的挑战,将为先进微电子装置中的硅带来一种高效能替代品。

    一旦现在的硅晶体管技术发展到了尽头之后,这项新的技术有望帮助碳纳米管成为硅的替代品。现在的芯片是由一个个极小的电子开关,即晶体管组成的,而碳纳米管则会替代在这些晶体管里输送电流的硅通道。

    唯一的缺点是尺寸:VLSI设备的沟道是200纳米宽。而芯片晶体管的沟道宽度约为这一宽度的十分之一,下一代CMOS要求的宽度甚至更小。但凯马克斯很乐观,他说:“首次展示后,并没有明显棘手的难题。”他补充说,他和他的同事们已经为11至12纳米宽的沟槽找到了含锗的“好填料”。如果可以将其减半,差不多就是7纳米节点设备所需的材料了。

    △ 用碳纳米管制成的反相器

    IBM的技术可以在两个电触头之间排列单个或一对碳纳米管。碳纳米管连接两端的源极和漏极,是制造晶体管最基本的部分。

    比利时研究了一种有望成功的方法,既能节省材料,又能通过精确地将新材料填充到标准硅晶圆的纳米沟槽中,减少缺陷。由此制成的芯片可减少数据中心能耗,提高移动设备电池寿命,还有助于维持摩尔定律的有效性。

    RV16X-NANO芯片里晶体管通道长度约为1.5微米,相当于硅芯片中的Intel 80386,这款处理器于1985年推出。

    “这种能精确整齐地放置单个纳米管的能力使制造出大量单-CNT晶体管成为可能。”论文中的研究者提到,“使用这种放置方法,我们制造出了CNTFET阵列,并且在一个芯片上放置了一万多个碳纳米管。”

    处理过热问题的一种方法是,降低电源电压,即漏极将载流子拉过沟道的电压。这降低了功耗,但也意味着可供电容器完全充电的电流减少,最终导致电路速度下降。

    MIT的研究人员和亚德诺半导体公司的科学家找到了解决所有这些问题的方法。

    IBM研究者检查有碳纳米管的芯片晶片。晶圆的表面有两种物质,分别是二氧化硅和二氧化铪,二氧化铪形成的沟道能够吸引碳纳米管附着,而二氧化硅则不能。

    纯锗沟道承受的应力似乎太高,因此工程师恢复了硅锗混合物的研究工作。凯马克斯说,他们制作了一个环形振荡器,在现在1.1伏标准工作电压下的开关速度比当量的硅快25%。电压为0.9伏时,性能差异增加到40%。研究小组还证实,8位倍增器可以在0.6伏的电压下运行,而在这一电压下硅电路则难以工作。

    为了去除聚集体,他们在纳米管上沉积了一层材料,然后通过超声将其破碎。这种材料会带走聚集体,但不会使下层的纳米管受到干扰。

    澳门威斯尼人app 4

    IMEC的后硅时代设备制造化学专家马蒂?凯马克斯和同事们着手研究这种方法是否够快、够强、够可靠,从而能在硅晶圆厂中使用。在半导体行业,沟槽本身并不是什么新东西:十多年来,晶圆厂蚀刻掉硅,然后用二氧化硅重新填充沟槽。这种“浅沟槽隔离”工艺在晶体管之间形成绝缘基板,使晶体管可以更紧地挨在一起,而将电气干扰降到最小。

    研究人员总结称,鉴于这个微处理器的设计和制造采用了行业标准,因此这项研究为超越硅的电子学指明了一个富有前景的发展方向。

    下一步是准备碳纳米管。它们被包裹在一种类似肥皂的表面活性剂(十二烷基硫酸钠)里,将它们溶在水中,然后将晶圆浸入溶液中。

    在行业中,英特尔历来都引领晶体管设计变革潮流,已经开始研究替代性晶体管沟道材料。2009年,该公司称已经制造了栅极长度为80纳米的InGaAs设备,虽然是当时纯硅片栅极长度的2倍,但耗电更少。该公司已将这些材料用于新的3D设备,称为鳍式场效应晶体管,该晶圆表面上有若干突出的沟道。

    科技媒体ArsTechnica也给出评论,说这是一项令人印象深刻的工作。

     

    采用III-V族材料的一大障碍是对晶圆厂设备污染的忧虑。砷可以大大改变硅的电子特性,对这一点必须仔细考虑。设备供应商应用材料公司的晶体生长专家埃罗尔?桑切斯说:“即使在这个研发阶段,最大的挑战仍是晶圆厂砷交叉污染的坏名声。”

    这一研究有两个一作,分别是Gage Hills和Christian Lau;通讯作者为Max M. Shulaker;都来自MIT。

    “这种新的置入技术实施起来不难,只需要一些普通的化学材料和处理过程,而且为将来的CNTFET的实验性研究提供了一个平台。”论文中提到。“此外,这些结果显示,这种通过化学手段使其自组装的CNT置入方法,对于发展可行的CNT逻辑电路技术是很有希望的,并且可与现存的半导体制造技术相结合。”

    但凯马克斯指出,对晶体管架构进行的许多改革,例如引入应变硅,也会造成很多缺陷。凯马克斯说,英特尔的芯片虽然不无缺陷,但差不多是“准完美”了。他的研究小组已经设立了一个项目,研究InGaAs的缺陷密度要降低多少才能制造出有竞争力的设备。

    硅晶体管每微米宽度可承载大约1毫安的电流,而碳纳米管晶体管只能承载约6μA/μm的电流。这是在未来版本的计算机中需要改进的地方。

    整个制造过程需要用到多种技术。第一步是准备晶圆(wafer)。晶圆是生产集成电路用的载体,此过程与现在的传统微处理器所使用的相同。在其上表面涂有两层物质,第一层是二氧化铪,在这上面再涂一层特殊的二氧化硅,使得二氧化铪能够有一部分暴露在外面,这个部分就是要与碳纳米管结合的沟道。然后在二氧化铪上涂上一层非常薄的化学材料NMPI。

    在小容器中形成数以亿计的纳米晶体管沟道来制造芯片是不切实际的。但在充满蒸汽的反应器中结晶时,工程师们仍可利用这种几何“颈缩”效应。麻省理工学院的材料科学和工程教授尤金?菲茨杰拉德是这种方法的先驱者。20世纪90年代,他还在贝尔实验室工作时,证明了如果开始结晶的“颈部”被置于深度是宽度两倍的矩形沟槽底部,就可在硅上使用少量III-V族材料。等材料与周围的硅表面齐平时,大多数缺陷都在沟槽一面侧壁上终结。

    研究人员希望降低某些逻辑运算对金属纳米管的敏感度。因此他们修改了一个开源RISC设计工具来考虑这些问题,让芯片设计中没有对金属碳纳米管最敏感的栅极。

    这样的难题不是什么新鲜事。FinFET共同发明者、美国加州大学伯克利分校研究生院TSMC特聘教授胡正明说,在将应变硅沟道和FinFET投入生产的过程中,行业面临着许多挑战。“与引入截然不同的材料所面临的挑战来说,这些挑战也就不算什么了。”胡正明说。

    相对来说,网友给出的评论则没有那么克制:

    IMEC的工作基于一个简单的晶体生长原理:适当的几何体可以让一切发生改变。波兰化学家扬?柴可拉斯基在1916年就发现了这一点,他证明可以从熔融金属中提拉籽晶,形成几乎完美的晶体。其中我们了解到的关键一点是,较细的晶棒可以限制缺陷。最常见的缺陷就是原子不能附着在恰当的位置,从而导致整个原子面完全消失。幸运的是,这种缺陷通常会与生长方向呈45°角传播,如果晶体颈部又长又窄,那么这种位错现象一般只会生长一小段距离,在达到边缘前停止生长。

    其中,Max M. Shulaker和Gage Hills是2013年第一台碳纳米管计算机研究成果第一作者和第二作者。当时,他们还在斯坦福大学读博士。

    现已证明,制造nFET非常困难。III-V族化合物是运动速度最快的电子材料。凯马克斯的研究小组选择了两种材料的混合物制造III-V晶体管:用磷化铟填充沟槽,上面覆盖一层薄薄的超高速InGaAs。用InP填充沟槽主体,有助于减少损耗。电流往往会在晶体管沟道最深处、离栅最远的区域穿过晶体管泄漏。用InP填充沟槽主体,可以防止泄漏,因为穿过InGaAs的电子没有足够的能量进入这种材料。

    80386的运行频率为16MHz,而碳纳米管计算机最大频率仅为1MHz。造成这种差异的原因在于电子元件的电容以及晶体管可以承载的电流量。

    当凯马克斯及其研究小组2002年开始研究替代性沟道时,他们决定把重点放在提升pFET的速度上。从pFET着手是很自然的。空穴穿过硅的速度不如电子快。凯马克斯说,如不尽量使用晶体,硅pFET携带的电流可能只能是nFET的约四分之一。引入迁移率较高的材料,可以解决这种不平衡。

    文章来源:科技日报

    希尔说,未来在于微电子研究中心开创的另一种方法。IMEC是总部设在比利时鲁汶的研究机构。五十多位工程师十多年来一直研究在几十纳米的沟槽中的硅片上生长数以亿计的晶体管沟道的方式。

    不幸的是,这个过程通常会产生一个随机取向的纳米管薄膜,由大量碳纳米管聚集而成,并且其中会混入一些金属纳米管。

    这种方法极具吸引力,Sematech曾放弃了自己的晶圆覆盖方法,也采用了这种方法。虽然IMEC不肯透露哪个行业的巨头可能会采用这种方法,但该方法确实引起了强烈的投资兴趣。IBM苏黎世研究实验室先进功能材料组研究人员卢卡斯?柴诺马兹说:“这种方法非常好,我们也在考虑。”

    此次,麻省理工学院科学家马克斯·舒拉克及同事设计和构建了一种碳纳米管微处理器,来解决这类问题。他们利用一种剥落工艺防止碳纳米管聚合在一起,以防晶体管无法正常工作。此外,通过精细的电路设计,减少了金属型碳纳米管而非半导体型碳纳米管的数量,后者的存在不会影响电路的功能,从而克服了和碳纳米管杂质相关的问题。

    现在看来,纯锗中的大部分缺陷都已解决。在一次日本京都的超大规模集成技术研讨会上,凯马克斯的同事杰罗梅?麦塔德提出了新的纯锗设计成果,作为向基于锗的3D晶体管发展的跳板,这种设备的空穴传输速度是硅的6倍,并可以在0.5伏的电压下工作,这意味着可以节省大量能源。

    此外,作者中还有两位来自亚德诺半导体。据悉,这家公司是这项研究的支持方之一。

    2008年,IMEC的工程师称栅极长度为65纳米的锗FET成功通电,这一尺寸比当时的硅工艺落后几年。随后进展停滞。部分原因是需要从200毫米晶圆生产线转到300毫米生产线。但他们还发现还必须解决一个意想不到的问题:过量泄漏。

    根据MIT的报道,Shulaker的下一步目标是将芯片推向现实世界。

    但还有更多的挑战:如要对沟道进行彻底革新,可能也需要对其他部分进行修改。晶体管的源极和漏极部分也需要采用新材料,利用绝缘层将沟道和栅电极隔离开来。锗沟道应能够使用标准绝缘层:薄薄的二氧化硅层上覆盖较厚的二氧化铪膜。但是对于InGaAs,这个办法就行不通了。载流子往往在InGaAs与二氧化硅之间的交界处被困住。工程师仍在努力确定性能良好的替代材料。

    RV16X-NANO也是一个3D芯片,纳米管层下面的金属触点用于在不同晶体管之间传递信号,而而纳米管上方的单独金属触点用于供电。

    澳门威斯尼人app 5

    现在,归属于MIT的研究团队造出RV16X-NANO,有14000个晶体管。

    他的研究小组发现,可以首先在沟槽中使用一点锗,蚀刻成凹形底,然后烘烤晶圆,这样可以破坏化学键。表面重新排列成两个原子高的台阶,切割出几何缺陷。

    首先,虽然碳纳米管是一种半导体,但它的制造过程需要用到金属,由此制造的碳纳米管不可避免地会混入金属杂质。如果要获得净化的半导体版本,需要将纯度水平在提高到99.999999%,在当前的技术条件下几乎是不可能的。

    最后,制造方法还有很多不确定性。IBM与IMEC正在研究后备方案,以防沟槽策略失败:在不同的晶圆上生长沟道材料,然后将其粘在另一个硅晶圆上,留下锗或III-V族材料薄膜。该方法可以保证晶体质量,但成本可能更高,因为这需要用大量的材料覆盖较大的晶圆,而这些材料最终将被蚀刻掉。

    制造碳纳米管芯片首先是解决排列混乱的问题。研究人员制造了一个足够大、具有金属特征的硅表面,可以保证纳米管在金属间隙之间生长。

    但英特尔为了制造自己的InGaAs晶体管,不得不用一层相当厚的III-V族材料覆盖整个硅晶圆,蚀刻掉不需要的部分。总部设在美国的非营利性芯片行业研究联盟Sematech的理查德?希尔说,这对于高密集型产品来说太过昂贵。

    这次取得的进展,建立在这一研究的基础上。

    由于二氧化硅是非晶材料,所以可以填入沟槽中,而无须考虑每个原子在何处终结。用载流子迁移率高的材料填充沟槽是另一回事。为了能正常工作,这些材料必须形成高质量晶体,即使其原子间距与硅基板相差甚远。硅原子的平均间距为0.543纳米,而锗原子为0.566纳米。InGaAs更差,为0.59纳米。衬底材料的错配很容易导致错误堆叠。

    第二步是将每个通道中纳米管的密度从每微米10个增加到每微米500个。新的沉积技术可将这种网络中的电流密度提升至1.7mA/μm 。

    确实,到2005年左右,CPU时钟频率开始停滞不前。各大公司开始通过多核方式在处理器层面加以解决。但过热问题仍然存在,随着晶体管密度不断增加,晶体管中可同时启动的部分越来越小。

    芯片的功能由逻辑门的组合来实现,而通过CNFET的组合可以构造出逻辑门。

    研究人员提出了一种名为DREAM的技术,把对碳纳米管严格的纯度要求放宽了大约1万倍,这意味着纯度达到99.99%即可制作芯片,这在目前的技术下是可行的。

    总体而言,RV16X-NANO使用了超过14000个单独的晶体管,碳纳米管产率为100%。也就是说,这14000个晶体管每个都有效,没有一个报废。

    但Shulaker表示,可能不到五年。

    接下来,为了将纳米管限制在需要的地方,研究人员只要将大部分的纳米管蚀刻掉,留下需要的部分。

    然后,研究人员使用原子沉积的技术将金属氧化物附着再纳米管上。不同的金属氧化物性质不同,可以根据需要将纳米管转化为p型或n型半导体。这个过程类似于硅晶体的掺杂,而且可以有效地控制各个pn结的行为。

    虽然相比硅晶体有很多优点,但是用碳纳米管来制作芯片存在着许多问题。

    2013年,斯坦福大学制造出了第一台碳纳米管计算机,只有178个晶体管。

    为了达到这个目的,他们已经通过美国DARPA的一个项目将技术应用到了硅芯片代工厂中,践行研究。

    而且,碳纳米管不会自然形成p型或n型半导体。在硅中,这些特性是通过掺杂少量其他元素来实现。但碳纳米管非常小,难以掺杂。

    This is a stunt - but it’s a pretty cool stunt

    2016年7月,Max M. Shulaker加入MIT,担任助理教授,继续开展碳纳米管相关的研究。目前,Gage Hills是MIT的博士后研究员,负责大部分芯片的设计工作。

    论文传送门:-019-1493-8

    从晶体管到芯片

    6年提高近80倍,速度是摩尔定律的5倍。

    第三步是减小晶体管的宽度,从而减小源极和漏极的宽度,这将使电极更快地充电和放电。

    改进空间

    他说,现在已经不是一个是和否的问题,而是何时的问题。

    增加电流的第一步是减小晶体管沟道长度。2个碳纳米管的沟道长度可以缩小到5nm。

    “驯服”碳纳米管

    本文由环球彩票登陆发布于技术文章,转载请注明出处:晶体管沟道材料的新选择,硅或被取代!澳门威

    关键词: 材料 芯片 IBM 沟道 晶体管